

فصل اول: نگاه اجمالی به روش های ساخت افزاره های نیم رسانا




در حال حاضر تقریباً هر وسیله الکترونیکی یا برقی شامل یک تراشه الکترونیکی است که Integrated در حال حاضر تقریباً هر وسیله الکترونیکی یا برقی شامل هزاران، میلیون ها و یا میلیاردها قطعه الکترونیکی از قبیل: ترانزیستورها، دیودها، خازن ها و غیره هستند که کار کنترل دستگاهها و یا پردازش اطلاعات را به عهده دارند.


ICها روی ویفرهای نیم رسانا ساخته می شوند. نیم رسانی مرسوم در این مورد سیلیسیم می باشد که بدلیل اینکه نسبت به نیم رساناهای دیگر با قیمت کمتری قابل تهیه است و همچنین چون به آسانی می توان اکسید سیلسیم را روی ویفرهای سیلیسیمی تشکیل داد این نیم رسانا معروف شده است.

ICها روی ویفرها با استفاده از مجموعه ای از روشهای ساخت میکرونی از قبیل: اکسیداسیون، لیتوگرافی و سونش، نفوذ و کاشت یون و لایه نشانی فلزات ساخته می شوند.




هرچه ویفر نیم رسانا بزرگ باشد می توان تعداد بیشتری IC روی آن ساخت و این هزینه ساخت را پایین می آورد.










با پیشرفت تکنولوژی ساخت اندازه ترانزیستورها کوچکتر می شود و این باعث می شود تا بتوان تعدادبیشتری ترانزیستور روی یک تراشه ساخت.

#### Moore's Law:

Moore's law refers to an observation made by Intel cofounder Gordon Moore in 1965. He predicted that the number of transistors on integrated circuits will be doubled every year for an other decade. In 1975 he revised his prediction for doubling every two years.





Feature size used in fabrication of dynamic memory as a function of time



A Si wafer may be of 200 mm diameter and 0.45 mm thick, or 300 mm diameter and 1 mm thick. Thus, a typical wafer will be of the size of a plate, but with less thickness. The material is fragile and hence should be handled carefully.

Although the wafer thickness is at least 0.45 mm, the transistors are made within the first micron or less. Thus, only 0.1% of the entire thickness of the wafer is used. The remaining is used mainly for mechanical strength.


In the manufacturing line, the transistors are made first and then the interconnects are made. The processes involved in making the transistors are called Front End Of Line (FEOL) and the process of making the interconnects are called Back End Of Line (BEOL).

While transistors are made in one level (one layer) of the wafer, the interconnects can not be made in one level, since the connections are very complex. The interconnects are made in 4 or more levels and some of the advanced chips use up to 9 levels of interconnects




The following figure shows a processing with two levels.

Basic two level metallization process may use polyimide, oxide or nitride as an interlevel dielectric.



Additional process steps may be required to fill the vias with metals prior to each metallization to achieve more planer structure.





### For fabricating a chip, for example a cell phone chip:

- 1- In the first stage, the electronics engineers will design the chip. The number of transistors and diodes and resistances in the circuit will be known, but the exact location will not be decided.
- 2- In the second stage, the electrical circuit will be converted into a physical layout. Now, the exact location of each transistor and other devices will be known. However, it is only 'on paper' (in this case, 'soft copy').
- 3- In the third stage a set of 'masks' will be made and from the masks, using various processes, millions of chips will be made. This process can also be thought of as printing many copies of photos from a negative. At the end, the chips will be tested and the passing chips will be sold.

The course focuses mainly on the details of the third stage.



In the interconnects, the vertical wires touching the transistors are called 'contacts'. Usually they are made of tungsten (W). All the other vertical wires (i.e. connecting first level and second level, or connecting "N"th level to "N+1"st level) are called 'vias'. The horizontal wires are called 'metal lines' or sometimes just 'metal'.

In the industry jargon, M1 refers to "metal lines at level 1", M2 refers to "metal lines at level 2" and so on. Similarly, "via12" refers to via layer connecting M1 and M2, 'via23' refers to via layer connecting metal 2 to metal 3 and so on. The layer connecting the transistor and M1 are referred to as "contacts" as we noted earlier.


When the interconnect metal is aluminum, all the 'metal lines' are made of aluminum, while all the contacts and vias are made of tungsten. When the interconnect metal is copper, all the metal lines and vias are made of copper, but the contacts are still made with tungsten.


The thickness of the interconnect wires may be of the order of 100 nm or so and length may be several microns. It is not possible to add materials of exact size only in the places where want. Thus, a typical process sequence will involve adding a material to the wafer and removing excess material from unwanted places.



### روش های پایه در ساخت افزاره های نیم رسانا

روش های پایه در ساخت عبارتند از: اکسیداسیون، لیتوگرافی و سونش، نفوذ و کاشت یون و لایه نشانی فلزات. این روش ها در شکل های زیر برای ساخت یک دیود p-n اعمال شده است.







- n ويفر سيليكون نوع (a)
- (b) ويفر سيليكون اكسيد شده
  - (c) اعمال فوتوریزیست
- (d) تحت تابش قرار دادن فوتورزیست از طریق ماسک (نقاب)



# روش های پایه در ساخت افزاره های نیم رسانا







- (a) ويفر بعد از دولپ فوتورزيست
- (b) سونش شیمیایی اکسید سیلیسیم
- (c) ویفر بعد از پاک کردن فوتورزیست



# روش های پایه در ساخت افزاره های نیم رسانا






- (d) فرایند نفوذ یا کاشت یون
  - (e) فلزنشانی
  - (f) فلزنشاني



# روش ساخت ترانزیستور NMOS



Process sequence for a semirecessed oxide NMOS process. (a) Silicon wafer covered with silicon nitride over a thin padding layer of silicon dioxide; (b) etched wafer after first mask step. A boron implant is used to control field oxide threshold.



## Polysilicon SiO<sub>2</sub> SiO<sub>2</sub> (c) Phosphorus or arsenic SiO<sub>2</sub> SiO<sub>2</sub> (d) **CVD** SiO<sub>2</sub> SiO<sub>2</sub> SiO<sub>2</sub> (e) X SiO<sub>2</sub> SiO<sub>2</sub> (f)

# روش ساخت ترانزیستور NMOS


(c) Structure following oxidation, nitride removal, and polysilicon deposition; (d) wafer after second mask step and etching of polysilicon; (e) the third mask has been used to open contact windows following silicon dioxide deposition; (f) final structure following metal deposition and patterning with fourth mask.

### Thermal oxidation Gate definition Mask #2 CVD nitride Source/drain deposition implantation Source/drain Active area mask Mask #1 diffusion Boron field implant CVD oxide deposition Thermal field oxidation Contact openings Mask #3 Remove nitride Metal deposition and oxide pad Regrow thin gate Pattern metal Mask #4 oxide Etch metal Boron thresholdadjustment implant Passivation layer deposition CVD polysilicon deposition Open bonding pads Mask #5 N.Hatefi-Kargan: Department of Physics


# روندنمای ساخت NMOS



# روش ساخت CMOS




(a) Following n-well diffusion; (b) following selective oxidation; (c) following gate oxidation and polysilicon gate definition; (d) NMOS source/drain implantation; (e) PMOS source/drain implantation; (f) structure following contact and metal mask steps.






### روش ساخت ترانزيستور دوقطبي



- (a) Wafer with silicon dioxide layer;
- (b) Following buried layer diffusion using first mask and subsequent epitaxial layer growth and oxidation;
- (c) following deep isolation diffusion using second mask;




## روش ساخت ترانزیستور دوقطبی



Cross-sectional views of bipolar transistor fabrication. (a) Buried-layer implantation. (b) Epitaxial layer. (c) Photoresist mask. (d) Chanstop implant.



### روش ساخت ترانزیستور دوقطبی



Cross-section views of bipolar transistor fabrication. (a) Oxide isolation. (b) Base implant. (c) Removal of thin oxide. (d) Emitter and collector implant.



## ملاحظه های ایمنی

در ساخت افزاره های نیم رسانا اسیدها، بازها، حلال های آلی و غیر آلی و مواد شیمیایی مختلفی استفاده می شوند که تماس با این مواد و بخارات آن ها می تواند به سلامتی فرد آسیب برساند. بسیاری از مواد شیمیایی که در ساخت افزاره های نیم رسانا استفاده می شوند در طولانی مدت باعث ایجاد سرطان می شوند. بنابراین:

- قبل از بکاربردن هر ماده شیمیایی باید به MSDS آن ماده شیمیایی مراجعه کرد.
- در زیر هود بایستی از مواد شیمیایی استفاده شود و از دستکش و عینک مناسبی استفاده شود.
  - وقتی اسید یا باز را رقیق می کنیم آن ها را به آرامی به آب اضافه کنیم نه بالعکس.
- اسیدها و بازها در تماس با بدن باعث سوختگی می شوند. در بین این ها HF اسید خیلی خطرناک است.
- پسماند مواد شیمیایی استفاده شده را بایستی در ظرف های دیگری جمع کرد. نبایسی آن ها را به سینک آزمایشگاه ریخت. مواد آلی و غیر آلی بایستی در ظرف های جداگانه ای جمع آوری شوند. اسیدها و بازها هم بایستی ظرف های جداگانه داشته باشند.
- اسید کلریدریک، اسید سولفوریک و اسید فلوریدریک را می توان در سینک آزمایشگاه ریخت ولی بایستی با مقدار زیادی آب رقیق شوند.