



- (۱) الف - مدار یک گیت NOT خانواده RIL را رسم کنید.  
 ب - مشخصه انتقالی آن را به دست آورید.  
 ج - گنجایش خروجی، حاشیه نویز و توان مصرفی متوسط ایستا را محاسبه کنید.
- (۲) گیت‌های NAND, NOR, AND, OR, XOR دو ورودی RIL را رسم کنید.
- (۳) الف - مدار یک گیت NOT خانواده RTL Active Pull Up را رسم کنید.  
 ب - مشخصه انتقالی آن را به دست آورید.  
 ج - گنجایش خروجی، حاشیه نویز و توان مصرفی متوسط ایستا را محاسبه کنید.
- (۴) الف - مدار یک گیت NOT خانواده DIL را رسم کنید.  
 ب - مشخصه انتقالی آن را به دست آورید.  
 ج - گنجایش خروجی، حاشیه نویز و توان مصرفی متوسط ایستا را محاسبه کنید.  
 د - نقش مقاومت  $R_B$  و  $V_{BB}$  در این مدار چیست؟  
 و - وظیفه دیودهای  $D_1$  و  $D_2$  را شرح دهید.
- (۵) گیت‌های NAND, NOR, AND, OR, XOR دو ورودی DIL را رسم کنید.
- (۶) در مدار شکل زیر الف - مشخص کنید که چه تابعی را پیاده سازی می کند؟  
 ب - با فرض  $V_{inA} = V_{inB} = V_{in}$  مشخصه انتقالی گیت ( $V_{out}$  بر حسب  $V_{in}$ ) را رسم نموده و سپس مقدار  $N.M.$  را به دست آورید.



- (۷) الف - مدار یک گیت NOT خانواده MDIL را رسم کنید.  
 ب - مشخصه انتقالی آن را به دست آورید.  
 ج - گنجایش خروجی، حاشیه نویز و توان مصرفی متوسط ایستا را محاسبه کنید.  
 د - مهمترین تغییراتی که در این مدار نسبت به مدار DIL به وجود آمده چه هستند؟  
 و - تغییرات به وجود آمده چه برتری هایی را برای این مدار ایجاد می کند؟

۸ مدار روبرو یک گیت منطقی می باشد.




الف - با فرض این که برای دیودها  $V_\gamma = 0.7V$  باشد و با فرض  $n$  بودن دیودهای  $D_1, D_2$  (ولتاژ کاتد دیودها را صفر ولت در نظر بگیرید.)، ولتاژ خروجی  $V_O$  را به دست آورید.  
 ب - قسمت الف را این بار با فرض  $n$  بودن دیودهای  $D_1, D_2$ ، تکرار کنید.


$V_1$	$V_2$	$D_1$	$D_2$	$D$	$V_O$
$V_L$	$V_L$				
$V_L$	$V_H$				
$V_H$	$V_L$				
$V_H$	$V_H$				

ج - با فرض این که سطوح ولتاژ پایین  $V_L$  و بالای  $V_H$  ورودی، همان ولتاژهای به دست آمده در قسمت الف و ب باشد با پر کردن جدول زیر تعیین کنید که این مدار چه گیت منطقی ای می باشد؟ در زیر ستون دیودها  $n$  یا  $off$  بودن دیودها را مشخص کنید.  
 د - وظیفه دیود  $D$  در این مدار چیست؟

۹ مدار روبرو یک گیت NOT از خانواده منطقی DTL شاتکی یا SDTL است.



الف - مشخصه انتقالی مدار را به دست آورید؟  
 ب - وظیفه ترانزیستور  $Q_1$  در مدار روبرو چیست؟  
 ج - وظیفه دیود  $D_2$  در این مدار چیست؟  
 د - مقاومت  $5k\Omega$  چه وظیفه ای دارد؟  
 ه - با فرض  $V_{BE(ON)} = 0.7V, V_{D(ON)} = 0.4V, V_{BE(sat)} = 0.7V, V_{CE(sat)} = 0.4V, \beta = 50$  مقادیر حاشیه نویز و گنجایش خروجی این مدار را به دست آورید.



۹۰) مدار روبرو نوعی گیت NOT از خانواده منطقی MDTL است.

الف -  $V_{OH}$  و  $V_{OL}$  چقدر است؟

ب - وظیفه ترانزیستور  $Q_1$  در مدار روبرو چیست؟

ج - وظیفه دیود  $D_Z$  در این مدار چیست؟


د - مقاومت  $5\text{k}\Omega$  چه وظیفه‌ای دارد؟

ه - با فرض  $V_{BE(on)} = 0.7\text{V}, V_{BE(sat)} = 0.8\text{V}$

$V_{D(on)} = 0.7\text{V}, V_{CE(sat)} = 0.2\text{V}, \beta = 50$

مقادیر حاشیه نویز، گنجایش خروجی و توان متوسط مصرفی

این مدار را به دست آورید



۱۱) مدار NAND دو ورودی TTL استاندارد را در

نظر بگیرید:

الف - VTC آن را رسم نموده و نقاط بحرانی آن را به

دست آورید.

ب - گنجایش خروجی، حاشیه نویز و توان مصرفی

متوسط ایستار را محاسبه کنید.

۱۲) مدار گیت‌های TTL استاندارد زیر را رسم کنید.


الف - XNOR دو ورودی

ب - NOR سه ورودی

ج - AND دو ورودی

۹۳) مدار زیر یک مدار TTL شاتکی کم مصرف را نشان می‌دهد. توان مصرفی این گیت را در حالات زیر به


دست آورید. (۴ نمره)



الف -  $V_A = V_B = 0.2\text{V}$

ب -  $V_A = V_B = I_V$

۱۴) هر یک از مدارهای زیر به چه خانواده منطقی تعلق دارد و چه تابعی را پیاده سازی می کند؟



۱۵) الف - مدار روبرو به چه خانواده منطقی ای تعلق دارد

و چه تابع منطقی را ایجاد می کند؟

ب - چه تغییراتی در این مدار نسبت به مدار خانواده

TTL استاندارد انجام شده است که باعث کاهش

توان مصرفی آن شده است؟ (توضیح دهید).

ج - ترانزیستورهای  $Q_{P_A}$  و  $Q_{P_B}$  در این مدار چه

وظایفی را به عهده دارند؟

د - نقش مقاومت  $R_{E5}$  در این مدار چیست؟

ه - ترانزیستور  $Q_6$  در این مدار چه وظایفی را به

عهده دارد؟

و - نقش دیود  $D_P$  در این مدار چیست؟

