

۱	۱- فصل اول: سیستم‌های عددنویسی، مبنای اعداد و کدهای دودویی
۱	۱-۱- مقدمه
۱	۲-۱- سیستم‌های عددنویسی و مبنای اعداد
۱	۱-۲-۱- نمایش اعداد در مبنای دلخواه $r$
۳	۲-۲-۱- تبدیل مبنای
۳	۱-۲-۲-۱- تبدیل از مبنای $r$ به مبنای ۱۰
۴	۲-۲-۲-۱- تبدیل مبنای ۱۰ به مبنای دلخواه $k$
۴	۱-۲-۲-۲-۱- استفاده از توان‌های مبنای مقصد
۵	۲-۲-۲-۲-۱- استفاده از تقسیم‌ها و ضرب‌های متوالی
۹	۳-۱- عملیات حسابی در مبنای مختلف
۱۰	۱-۳-۱- مکمل $r - I$
۱۰	۲-۳-۱- مکمل $r$
۱۲	۳-۳-۱- جمع و تفریق در مبنای مختلف
۱۲	۱-۳-۳-۱- جمع اعداد در مبنای $r$
۱۲	۲-۳-۳-۱- تفریق با استفاده از روش مکمل $r$ و مکمل $r - I$
۱۲	۱-۲-۳-۳-۱- تفریق اعداد با استفاده از مکمل $r - I$
۱۳	۲-۲-۳-۳-۱- تفریق اعداد با استفاده از مکمل $r$
۱۵	۳-۲-۳-۳-۱- جمع اعداد باینری علامت‌دار با ارقام ثابت با استفاده از روش مکمل ۲
۱۶	۳-۳-۳-۱- ضرب و تقسیم اعداد باینری (مبنای ۲)
۱۷	۴-۱- کدهای دودویی غیر مبنای ۲
۱۷	۱-۴-۱- کدهای دهدهی
۱۸	۱-۱-۴-۱- کددهدهی $BCD$ (۸۴۲۱)
۱۸	۲-۱-۴-۱- کد افزونی-۳
۱۸	۳-۱-۴-۱- کد آیکن ۲۴۲۱

## فهرست مطالب

۱۹	۴-۱-۴-۱ کد ۸۴-۲-۱
۲۰	۴-۱-۵-۱ کد دو از پنج
۲۰	۴-۱-۶-۱ کد دو پنجی (کد دو از هفت)
۲۱	۴-۲-۱ کد دو دویی انعکاسی (گری)
۲۲	۴-۲-۱-۱ کد گری
۲۲	۴-۳-۱ تبدیل اعداد باینری (مبنای ۲) به کدگری (یافتن معادل کدگری اعداد مبنای ۲)
۲۴	۵-۱-۵ کدها و روش‌های تشخیص خطا
۲۴	۵-۱-۱-۱ مینیمم فاصله یک کد
۲۴	۵-۲-۱ استفاده از بیت توازن
۲۵	۵-۱-۱-۱ روش‌های تشخیص و تصحیح خطا
۲۶	۵-۱-۱-۱ کد همینگ
۲۸	۵-۱-۲-۱ کد همینگ توسعه یافته
۳۰	۵-۱-۳-۱ روش ماتریسی
۳۱	۶-۱-۱ کدهای حرفی عددی
۳۱	۶-۱-۱ کد شش بیتی
۳۲	۶-۲-۱ اسکی ASCII کد شش بیتی
۳۳	۶-۳-۱ کد BCD توسعه یافته EBCDIC
۳۴	۶-۴-۱ کد مورد استفاده در تلکس (کد Baudot)
۳۴	۶-۵-۱ کد ۱۲ بیتی هلریت
۳۵	تمرین‌های فصل اول
۳۷	۲- فصل دوم: جبر بولی، توابع منطقی و گیت‌های منطقی استاندارد
۳۷	۲-۱-۱ مقدمه
۳۷	۲-۲ تعاریف مقدماتی
۳۷	۲-۲-۱ متغیر دودویی

## فهرست مطالب

۳۷	۲-۲-۲- عملگر یکانی
۳۸	۳-۲- عملگر دوگانی
۳۸	۲-۳-۱- جدول درستی
۳۸	۲-۳-۲- عملگرهای استاندارد
۳۸	۲-۳-۲-۱- عملگر یکانی نقیض ( <i>NOT</i> )
۳۹	۲-۳-۲-۲- عملگر دوگانی یا ( <i>OR</i> )
۳۹	۲-۳-۲-۳- عملگر دوگانی و ( <i>AND</i> )
۳۹	۲-۳-۳- عبارت منطقی
۴۱	۲-۴- گیت‌های منطقی استاندارد
۴۱	۲-۴-۱- گیت ( <i>OR</i> ) :
۴۱	۲-۴-۲- گیت ( <i>AND</i> )
۴۱	۲-۴-۳- گیت ( <i>NOT</i> )
۴۱	۲-۵- گسترش تعداد ورودی‌های گیت‌های استاندارد
۴۲	۲-۵-۱- گسترش تعداد ورودی‌های گیت‌های ( <i>AND, OR</i> )
۴۲	۲-۶- بررسی اجمالی نظریه مجموعه‌ها
۴۴	۲-۶-۱- نمودارهای ون
۴۵	۲-۷- بررسی یک سیستم ریاضی
۴۷	۲-۸- قوانین و قضایای حاکم بر مدارهای منطقی (جبر بولی)
۴۷	۲-۸-۱- جبر بول
۴۸	۲-۸-۱-۱- اصول هانتینگتون:
۵۰	۲-۸-۱-۱-۱- قضیه‌های اصلی جبر بول
۵۳	۲-۹- توابع بولی
۵۴	۲-۹-۱- به دست آوردن جدول درستی توابع بولی
۵۷	۲-۱۰- مکمل یک تابع

## فهرست مطالب

۵۸	۱۱-۲- روش‌های نمایش توابع منطقی
۵۹	۱-۱۱-۲- روش‌های استاندارد نمایش توابع منطقی
۵۹	۱-۱-۱۱-۲- نمایش یک تابع به شکل مجموع مینترم‌ها
۶۰	۲-۱-۱۱-۲- نمایش یک تابع به شکل حاصل ضرب ماکسترم‌ها
۶۱	۳-۱-۱۱-۲- تبدیل شکل‌های نمایش استاندارد به یکدیگر
۶۲	۲-۱۱-۲- نمایش‌های متعارف توابع منطقی
۶۳	۱-۲-۱۱-۲- نمایش تابع منطقی به شکل مجموع حاصل ضرب‌ها ( <i>SOP</i> )
۶۳	۲-۲-۱۱-۲- نمایش تابع منطقی به شکل حاصل جمع‌ها ( <i>POS</i> )
۶۳	۳-۱۱-۲- شکل‌های دیگر نمایش توابع منطقی
۶۴	۱۲-۲- جبر کلیدی و رله‌ای، سیگنال‌های دودویی و خانواده‌های منطقی
۶۴	۱-۱۲-۲- جبر کلیدی
۶۶	۲-۱۲-۲- جبر رله‌ای
۶۷	۳-۱۲-۲- مدارهای ساده الکترونیکی
۷۰	۱۳-۲- مروری اجمالی بر خانواده‌های منطقی و مشخصه‌های آن‌ها
۷۰	۱-۱۳-۲- خانواده‌های منطقی مبتنی بر دیود و ترانزیستور دوقطبی <i>BJT</i>
۷۱	۱-۱-۱۳-۲- خانواده منطقی مقاومت- دیود <i>RDL</i>
۷۱	۲-۱-۱۳-۲- خانواده منطقی مقاومت- ترانزیستور <i>RTL</i>
۷۲	۳-۱-۱۳-۲- خانواده منطقی دیود- ترانزیستور <i>DTL</i>
۷۲	۴-۱-۱۳-۲- خانواده منطقی ترانزیستور- ترانزیستور <i>TTL</i>
۷۳	۵-۱-۱۳-۲- خانواده منطقی کوپلاژ امیتر <i>ECL</i> :
-	۲-۱۳-۲- خانواده‌های منطقی مبتنی بر ترانزیستورهای اثر میدانی فلز-اکسید-نیمه-
۷۲	هادی <i>MOSFET</i>
۷۴	۱-۲-۱۳-۲- خانواده منطقی <i>NMOS</i> با بار مقاومتی:
۷۴	۲-۲-۱۳-۲- خانواده منطقی <i>NMOS</i> با بار افزایشی (همیشه اشباع):
۷۴	۳-۲-۱۳-۲- خانواده منطقی <i>NMOS</i> با بار تهی:

## فهرست مطالب

۷۴	۲-۱۳-۴- خانواده منطقی <i>PMOS</i> با بار مقاومتی:
۷۴	۲-۱۳-۵- خانواده منطقی <i>MOS</i> مکمل <i>CMOS</i>
۷۴	۲-۱۳-۳- خانواده منطقی <i>BiCMOS</i>
۷۴	۲-۱۴- مشخصه‌های خانواده‌های منطقی
۷۶	تمرین‌های فصل دوم

### ۳- فصل سوم ۸۱: ساده‌سازی توابع منطقی و معرفی سایر گیت‌های منطقی

۸۱

۸۱	۳-۱- مقدمه
۸۱	۳-۲- روش جدول کارنو
۸۲	۳-۲-۱- به دست آوردن ساده‌ترین شکل ( <i>SOP</i> ) توابع منطقی با استفاده از جدول کارنو
۸۲	۳-۲-۱-۱- جدول کارنو دو متغیره
۸۳	۳-۲-۱-۲- جدول کارنو سه متغیره
۸۶	۳-۲-۱-۳- جدول کارنو چهار متغیره
۸۹	۳-۲-۱-۴- جدول کارنو پنج متغیره
۸۹	۳-۲-۱-۵- جدول کارنو شش متغیره
۹۰	۳-۲-۲- به دست آوردن ساده‌ترین شکل توابع منطقی به صورت ضرب حاصل جمع‌ها ( <i>POS</i> ) با استفاده از جدول کارنو
۹۱	۳-۲-۳- ساده‌سازی توابع منطقی دارای جدول ناقص (دارای حالات بی‌اهمیت) با استفاده از جدول کارنو
۹۳	۳-۳- روش کوپین- مک کلاسکی (روش جدول بندی)
۹۴	۳-۳-۱- به دست آوردن ساده‌ترین شکل توابع منطقی به صورت مجموع حاصل ضرب‌ها ( <i>SOP</i> ) با استفاده از روش کوپین- مک کلاسکی
۱۰۱	۳-۳-۲- ساده‌سازی توابع منطقی دارای جدول ناقص (دارای حالات بی‌اهمیت) با استفاده از روش کوپین- مک کلاسکی
۱۰۳	۳-۴- معرفی سایر عملگرها و گیت‌های منطقی و ویژگی‌های آنها

## فهرست مطالب

---

۱۰۳	۳-۴-۱- معرفی عملگرها و گیت‌های منطقی دیگر
۱۰۳	۳-۴-۱-۱- عملگر و گیت منطقی <i>NAND</i>
۱۰۳	۳-۴-۱-۲- عملگر و گیت منطقی <i>NOR</i>
۱۰۴	۳-۴-۱-۳- عملگر و گیت منطقی <i>XOR</i>
۱۰۴	۳-۴-۱-۴- عملگر و گیت منطقی <i>XNOR</i>
۱۰۴	۳-۴-۱-۵- بافر
۱۰۵	۳-۵- توسعه پذیری گیت‌های منطقی
۱۰۶	۳-۵-۱- بررسی توسعه پذیری گیت‌های <i>NOR, NAND</i>
۱۰۶	۳-۵-۲- بررسی توسعه پذیری گیت‌های <i>XOR, XNOR</i>
۱۰۷	۳-۶- ویژگی‌های گیت‌های منطقی
۱۰۸	۳-۶-۱- ویژگی‌های گیت <i>AND</i>
۱۰۸	۳-۶-۲- ویژگی‌های گیت <i>OR</i>
۱۰۹	۳-۶-۳- ویژگی‌های گیت <i>NAND</i>
۱۰۹	۳-۶-۴- ویژگی‌های گیت <i>NOR</i>
۱۰۹	۳-۶-۵- ویژگی‌های گیت‌های <i>XOR</i> و <i>XNOR</i>
۱۱۲	۳-۶-۶- مواردی از کاربردهای گیت‌های <i>XOR</i> و <i>XNOR</i>
۱۱۶	۳-۷- مثال‌هایی از پیاده‌سازی توابع منطقی
۱۲۰	۳-۸- بافر سه حالت
۱۲۰	۳-۸-۱- نمونه‌هایی از کاربردهای بافرهای سه حالت
۱۲۰	۳-۸-۱-۱- ایجاد گذرگاه مشترک داده توسط بافر سه حالت
۱۲۱	۳-۸-۱-۲- ساخت گیت‌های منطقی با استفاده از بافرهای سه حالت
۱۲۲	۳-۹- گیت‌های همه منظوره
۱۲۳	۳-۹-۱- گیت همه منظوره <i>NAND</i>
۱۲۴	۳-۹-۲- گیت همه منظوره <i>NOR</i>

## فهرست مطالب

۱۲۶	۳-۹-۳- مدار تمام <i>NAND</i>
۱۲۸	۳-۹-۴- مدار تمام <i>NOR</i>
۱۳۰	۳-۱۰-۱- پیاده سازی‌های دوطبقه مدارهای منطقی
۱۳۱	۳-۱۰-۱- نمایش توابع منطقی به شکل‌های <i>OAI</i> و <i>AOI</i>
۱۳۴	۳-۱۰-۲- روش‌های پیاده‌سازی دوطبقه توابع منطقی نمایش داده شده به شکل <i>SOP</i>
۱۳۴	۳-۱۰-۲-۱- پیاده‌سازی دو طبقه <i>AND-OR</i>
۱۳۵	۳-۱۰-۲-۲- پیاده‌سازی دو طبقه <i>NAND-NAND</i>
۱۳۵	۳-۱۰-۳- روش‌های پیاده‌سازی دو طبقه توابع منطقی نمایش داده شده به شکل <i>POS</i>
۱۳۵	۳-۱۰-۳-۱- پیاده‌سازی دو طبقه <i>OR-AND</i>
۱۳۶	۳-۱۰-۳-۲- پیاده‌سازی دو طبقه <i>NOR-NOR</i>
۱۳۶	۳-۱۰-۴- پیاده‌سازی‌های دو طبقه <i>AOI</i>
۱۳۶	۳-۱۰-۴-۱- پیاده‌سازی دو طبقه <i>AND-NOR</i>
۱۳۷	۳-۱۰-۴-۲- پیاده‌سازی دو طبقه <i>NAND-AND</i>
۱۳۷	۳-۱۰-۵- پیاده‌سازی‌های دو طبقه <i>OAI</i>
۱۳۷	۳-۱۰-۵-۱- پیاده‌سازی دو طبقه <i>OR-NAND</i>
۱۳۸	۳-۱۰-۵-۲- پیاده‌سازی دو طبقه <i>NOR-OR</i>
۱۴۰	۳-۱۱- پیاده‌سازی با استفاده از خانواده‌های منطقی خاص
۱۴۳	۳-۱۱-۱- پیاده‌سازی با استفاده از گیت‌های <i>NAND</i> خانواده منطقی <i>TTL</i> کلکتور باز
۱۴۴	۳-۱۱-۲- پیاده‌سازی با استفاده از گیت‌های <i>NOR</i> خانواده منطقی <i>ECL</i>
۱۴۶	تمرین‌های فصل سوم
۱۵۱	۴- فصل چهارم: تحلیل و طراحی مدارهای منطقی ترکیبی <i>SSI</i>
۱۵۱	۴-۱- مقدمه
۱۵۲	۴-۲- تحلیل مدارهای منطقی ترکیبی
۱۵۶	۴-۳- طراحی مدارهای منطقی ترکیبی

## فهرست مطالب

۱۵۶	۴-۳-۱- نکات طراحی
۱۵۷	۴-۴- مدارهای جمع کننده و تفریق کننده
۱۵۷	۴-۴-۱- مدارهای جمع کننده :
۱۵۷	۴-۴-۱-۱- مدار نیم جمع کننده (جمع کننده ناقص)
۱۶۱	۴-۴-۱-۲- مدار تمام جمع کننده (جمع کننده کامل)
۱۶۴	۴-۴-۲- مدارهای تفریق کننده :
۱۶۵	۴-۴-۲-۱- مدار تفریق کننده ناقص (نیم تفریق کننده)
۱۶۶	۴-۴-۲-۲- مدار تمام تفریق کننده (تفریق کننده کامل)
۱۶۷	۴-۵- طراحی مبدل های کد
۱۶۷	۴-۵-۱- مبدل کد <i>BCD</i> به افزونی ۳
۱۶۹	۴-۵-۲- مبدل کد <i>AIKEN</i> به <i>84-2-1</i>
۱۷۰	۴-۵-۳- مبدل کد <i>BCD</i> به <i>7 SEGMENT</i>
۱۷۲	۴-۶- مثال هایی از طراحی مدارهای ترکیبی
۱۷۷	تمرین های فصل چهارم
۱۷۹	۵- فصل پنجم: مدارهای <i>MSI</i> و <i>LSI</i> و استفاده از آنها در طراحی مدارهای ترکیبی
۱۷۹	۵-۱- مقدمه
۱۷۹	۵-۲- جمع کننده های موازی
۱۸۰	۵-۲-۱- جمع کننده موازی <i>n</i> بیتی
۱۸۱	۵-۲-۲- تفریق کننده موازی <i>n</i> بیتی
۱۸۱	۵-۲-۳- جمع کننده / تفریق کننده موازی
۱۸۲	۵-۲-۴- جمع کننده موازی با استفاده از روش پیش بینی رقم نقلی
۱۸۴	۵-۲-۵- جمع کننده <i>BCD</i>
۱۸۷	۵-۲-۶- استفاده از جمع کننده موازی برای طراحی مبدل های کد
۱۹۳	۵-۳- مقایسه کننده دو عدد باینری <i>n</i> بیتی

## فهرست مطالب

۱۹۶	۵-۳-۱ طراحی مقایسه‌کننده با استفاده از جمع‌کننده موازی
۱۹۸	۵-۴-۱ دیکدر
۱۹۸	۵-۴-۱-۱ دیکدر با خروجی فعال بالا
۱۹۹	۵-۴-۲ دیکدر با ورودی تواناساز
۲۰۰	۵-۴-۳ دیکدر با خروجی فعال پایین
۲۰۱	۵-۴-۴ توسعه ورودی و خروجی‌های دیکدر (سری بستن دیکدرها)
۲۰۲	۵-۴-۵ مواردی از کاربرد دیکدرها
۲۰۲	۵-۴-۱ استفاده از دیکدر برای تواناسازی چند دستگاه و وسیله جانبی
۲۰۴	۵-۴-۲ استفاده از دیکدر در طراحی مدارهای منطقی ترکیبی
۲۰۸	۵-۵ اینکدر
۲۱۱	۵-۵-۱ اینکدر اولویت‌دار (اینکدر با حق تقدم)
۲۱۵	۵-۶-۱ دیمالیتی پلکسر (تقسیم‌کننده داده) <i>DMUX</i>
۲۱۷	۵-۶-۱-۱ توسعه دیمالیتی پلکسر
۲۱۸	۵-۷-۱ مالتی پلکسر (انتخاب‌کننده داده)
۲۱۸	۵-۷-۱-۱ طراحی یک مالتی پلکسر
۲۱۸	۵-۷-۲ مالتی پلکسر با ورودی تواناساز
۲۲۰	۵-۷-۳ توسعه ورودی‌ها و خطوط انتخاب یک مالتی پلکسر
۲۲۱	۵-۷-۴ مالتی پلکسر با چند خروجی
۲۲۲	۵-۷-۵ مواردی از کاربرد مالتی پلکسرها
۲۲۲	۵-۷-۱ استفاده از مالتی پلکسر در انتخاب بین چند داده
۲۲۳	۵-۷-۲ استفاده از مالتی پلکسر برای ایجاد گذرگاه مشترک داده
۲۲۵	۵-۷-۳ استفاده از مالتی پلکسر در پیاده‌سازی توابع منطقی
۲۲۵	۵-۷-۳-۱ روش اول: پیاده‌سازی توابع منطقی با استفاده از مالتی پلکسر، بدون درجه آزادی (درجه آزادی صفر)
	۵-۷-۳-۲ روش دوم: پیاده‌سازی توابع منطقی با استفاده از مالتی پلکسر، با درجه آزادی

## فهرست مطالب

---

۲۲۶	یک
۲۳۰	۳-۳-۵-۷-۵- پیاده‌سازی توابع منطقی با استفاده از مالتی‌پلکسر با درجه آزادی بالاتر
۲۳۱	۸-۵- قطعات منطقی قابل برنامه‌ریزی <i>PLD</i>
۲۳۳	۱-۸-۵- حافظه فقط خواندنی <i>ROM</i>
۲۳۳	۱-۱-۸-۵- اساس عملکرد <i>ROM</i> ها و ساختار داخلی آنها
۲۳۴	۲-۱-۸-۵- انواع <i>ROM</i> ها
۲۳۶	۳-۱-۸-۵- توسعه <i>ROM</i>
۲۳۸	۴-۱-۸-۵- پیاده‌سازی توابع منطقی ترکیبی با <i>ROM</i>
۲۴۲	۲-۸-۵- آرایه منطقی قابل برنامه‌ریزی <i>PLA</i>
۲۴۲	۱-۲-۸-۵- ساختار داخلی <i>PLA</i>
۲۴۳	۲-۲-۸-۵- پیاده‌سازی توابع منطقی با <i>PLA</i>
۲۴۶	۳-۸-۵- منطق آرایه‌ای برنامه‌ریزی شده <i>PAL</i>
۲۴۷	۱-۳-۸-۵- ساختار داخلی <i>PAL</i>
۲۴۸	۲-۳-۸-۵- پیاده‌سازی توابع منطقی با <i>PAL</i>
۲۵۰	تمرین‌های فصل پنجم
۲۵۷	۶- فصل ششم: فلیپ‌فلاپ‌ها و مدارهای ترتیبی سنکرون
۲۵۷	۱-۶- مقدمه
۲۵۸	۲-۶- فلیپ‌فلاپ‌های پایه (لج‌ها)
۲۵۹	۱-۲-۶- فلیپ‌فلاپ پایه <i>NOR</i> (لج <i>SR</i> )
۲۶۰	۲-۲-۶- فلیپ‌فلاپ پایه <i>NAND</i> (لج $\overline{S} \overline{R}$ )
۲۶۱	۳-۶- فلیپ‌فلاپ‌های ساعت‌دار
۲۶۱	۱-۳-۶- فلیپ‌فلاپ <i>SR</i>
۲۶۳	۲-۳-۶- فلیپ‌فلاپ <i>D</i>

## فهرست مطالب

۲۶۴	۳-۳-۶- فلیپ فلاپ JK
۲۶۵	۴-۳-۶- فلیپ فلاپ T
۲۶۶	۴-۶- فلیپ فلاپ‌های مورد استفاده در مدارهای ترتیبی همزمان (سنکرون)
۲۶۷	۴-۶-۱- استفاده از مشتق‌گیر
۲۶۸	۴-۶-۲- فلیپ فلاپ تابع - متبوع
۲۶۹	۴-۶-۳- فلیپ فلاپ‌های حساس به لبه پالس ساعت یا تریگر شونده لبه‌ای
۲۷۱	۴-۶-۴- ورودی‌های غیرهمزمان (آسنکرون) $Pr(Pr\ eset)$ و $CI(Clear)$ در فلیپ فلاپ‌ها
۲۷۲	۵-۶- تحلیل مدارهای ترتیبی سنکرون
۲۷۲	۵-۶-۱- مدل میلی و مور
۲۷۳	۵-۶-۲- به دست آوردن جدول، معادله و نمودار حالت یک مدار ترتیبی سنکرون
۲۷۳	۵-۶-۲-۱- به دست آوردن جدول حالت
۲۷۵	۵-۶-۲-۲- به دست آوردن معادله حالت
۲۷۶	۵-۶-۲-۳- رسم نمودار حالت
۲۷۶	۵-۶-۳- مثال‌هایی از تحلیل مدارهای ترتیبی سنکرون
۲۸۰	۶-۶- طراحی مدارهای ترتیبی سنکرون
۲۸۱	۶-۶-۱- به دست آوردن نمودار حالت از تعریف مسئله
۲۸۲	۶-۶-۲- روش‌های کاهش حالات
۲۸۳	۶-۶-۲-۱- روشی ساده برای کاهش حالات
۲۸۷	۶-۶-۲-۲- روش کلی کاهش حالات
۲۸۸	۶-۶-۲-۲-۱- به دست آوردن جدول ایجاب و زوج‌های معادل یا سازگار
۲۹۱	۶-۶-۲-۲-۲- رسم نمودار ادغام و پیدا کردن مجموعه‌های معادل یا سازگار
۲۹۲	۶-۶-۲-۳- انتخاب حداقل حالت‌های مورد نیاز با توجه به شرط بسته‌بودن و پوششی
۲۹۵	۶-۶-۳- جدول تحریک فلیپ فلاپ‌ها و انتخاب نوع فلیپ فلاپ
۲۹۵	۶-۶-۳-۱- جدول تحریک فلیپ فلاپ‌ها

## فهرست مطالب

۲۹۵	۶-۳-۱-۱- جدول تحریک فلیپ‌فلاپ <i>SR</i>
۲۹۶	۶-۳-۱-۲- جدول تحریک فلیپ‌فلاپ <i>D</i>
۲۹۷	۶-۳-۱-۳- جدول تحریک فلیپ‌فلاپ <i>JK</i>
۲۹۷	۶-۳-۱-۴- جدول تحریک فلیپ‌فلاپ <i>T</i>
۲۹۸	۶-۳-۲- انتخاب نوع فلیپ‌فلاپ
۲۹۹	۶-۴-۴- انتساب دودویی به حالت‌ها
۳۰۰	۶-۵-۵- به دست آوردن جدول تحریک مدار
۳۰۰	۶-۶-۶- به دست آوردن توابع ورودی فلیپ‌فلاپ‌ها
۳۰۱	۶-۷-۷- رسم نمودار منطقی مدار
۳۰۶	۶-۸-۸- مثال‌هایی از طراحی مدارهای منطقی ترتیبی سنکرون
۳۱۱	تمرین‌های فصل ششم
۳۱۹	۷- فصل هفتم: ثبات‌ها و حافظه‌های با دستیابی تصادفی
۳۱۹	۷-۱- مقدمه
۳۱۹	۷-۲- ثبات‌ها (رجیسترها)
۳۲۰	۷-۲-۱- ثبات‌های موازی
۳۲۱	۷-۲-۱-۱- ثبات با امکان بارگذاری موازی
۳۲۳	۷-۲-۱-۲- طراحی مدارهای منطقی سنکرون با استفاده از ثبات‌ها
۳۲۸	۷-۲-۱-۳- ثبات شیفت یک جهته (شیفت به راست یا چپ)
۳۳۳	۷-۲-۲- ثبات شیفت دوجته با امکان بارگذاری موازی
۳۳۴	۷-۳- حافظه‌های با دستیابی تصادفی <i>RAM</i>
۳۳۵	۷-۳-۱- انواع حافظه‌ها
۳۳۶	۷-۳-۲- ساختار یک سلول یک بیتی حافظه
۳۳۷	۷-۳-۳- مثالی از ساختار یک آرایه حافظه <i>RAM</i>
۳۳۹	۷-۳-۳-۱- مراحل خواندن از و نوشتن در مکان خاصی از حافظه

## فهرست مطالب

۳۴۰	۷-۳-۴- ایجاد حافظه با ظرفیت بیشتر با استفاده از حافظه‌های با ظرفیت کم‌تر
۳۴۳	تمرین‌های فصل هفتم
۳۱۹	۸- فصل هشتم: شمارنده‌های سنکرون و شمارنده‌های موج‌گونه
۳۱۹	۸-۱- مقدمه
۳۱۹	۸-۲- شمارنده‌های سنکرون
۳۱۹	۸-۲-۱- شمارنده‌های غیرباینری
۳۱۹	۸-۲-۲- مثال‌هایی از شمارنده‌های کامل
۳۲۳	۸-۲-۲-۱- مثال‌هایی از شمارنده‌های ناقص
۳۳۱	۸-۲-۳- شمارنده‌های باینری
۳۳۱	۸-۲-۳-۱- شمارنده بالاشمار
۳۳۴	۸-۲-۳-۲- شمارنده بالاشمار، پایین‌شمار
۳۳۹	۸-۲-۴- سیگنال زمان-کلمه
۳۴۰	۸-۲-۵- سیگنال‌های ترتیب زمانی
۳۴۱	۸-۲-۵-۱- مدارهای ایجادکننده سیگنال‌های ترتیب زمانی
۳۴۱	۸-۲-۵-۱-۱- استفاده از شمارنده و دیکدر
۳۴۲	۸-۲-۵-۱-۲- شمارنده حلقوی
۳۴۲	۸-۲-۵-۱-۳- شمارنده جانسون
۳۴۵	۸-۳- شمارنده‌های موج‌گونه
۳۴۵	۸-۳-۱- شمارنده‌های باینری (مبنای ۲) بالاشمار (صعودی) و پایین‌شمار (نزولی) موج‌گونه
۳۴۸	۸-۳-۲- شمارنده‌های موج‌گونه غیرباینری
۳۴۸	۸-۳-۲-۱- استفاده از $PR(Pr eset)$ و $CLR(Clear)$ برای طراحی شمارنده‌های موج‌گونه
۳۵۱	۸-۳-۲-۲- طراحی شمارنده‌های موج‌گونه بدون استفاده از $PR$ و $CLR$
۳۸۴	تمرین‌های فصل هشتم